

*Л. Ф. Мараховський, д.т.н., професор
(професор кафедри «Автоматизація та комп'ютерно-інтегровані технології транспорту», Державний економіко-технологічний університет транспорту)*

*С. В. Оляновський
(магістр, Державний економіко-технологічний університет транспорту)*

*Б. О. Косминін
(магістр, Державний економіко-технологічний університет транспорту)*

СТРУКТУРНА ОРГАНІЗАЦІЯ НОВІТНІХ СХЕМ ПАМ'ЯТІ

У статті розглянуто новітні багатофункціональні схеми пам'яті, які знімають обмеження відомої елементної бази на тригерах. Ці схеми мають менші витрати апаратури на один стан пам'яті, а також мають відкриту структуру та можливість змінювати підмножину станів, що не в змозі виконувати тригер існуючої елементної бази, а також мають матричну структуру запам'ятовування станів. Крім того, вони працюють в автоматному безперервному часі, мають відкриту структуру, зменшують апаратні витрати на один запам'ятовуючий стан на 33%; збільшують функціональні можливості (за рахунок реконфігуруємих підмножин в матричній структурі запам'ятовуючих станів), здійснюючи перебудову структури запам'ятовування станів. Крім цього, БФСП володіють підвищеною надійністю (мінімум на 50%) і живучістю, що дуже важливо для використання їх при побудові ком-п'ютерних систем для таких важливих об'єктів, як: атомні станції, повітряний і залізничний транспорт, космонавтика, що немало важливо для безпеки будь-якої країни.

Ключові слова: багатофункціональна схема пам'яті, тригер.

Впервые предложены новейшие многофункциональные схемы памяти, которые снимают ограничения известной элементной базы на триггерах. Эти схемы имеют меньшие расходы аппаратуры на одно состояние памяти, а также имеют открытую структуру и возможность изменять подмножество состояний, не в состоянии выполнять триггер существующей элементной базы, а также имеют матричную структуру запоминания состояний. Кроме того, они работают в автоматном непрерывном времени, имеют открытую структуру, уменьшают аппаратные затраты на один запоминающее состояние на 33%; увеличивают функциональные возможности (за счет реконфигуруемых подмножеств в матричной структуре запоминающих состояний), осуществляя перестройку структуры запоминания состояний. Кроме этого, БФСП обладают повышенной надежностью (минимум на 50%) и живучестью, что очень важно для использования их при построении ком-пьютерных систем для таких важных объектов, как: атомные станции, воздушный и железнодорожный транспорт, космонавтика, что немаловажно для безопасности любой страны.

Ключевые слова: Многофункциональная схема памяти, триггер.

© Мараховський Л. Ф., Оляновський С. В., Косминін Б. О., 2017

Постановка проблеми. Цифрова обчислювальна техніка на сучасному етапі розвитку суспільства є матеріальною основою діяльності будь-якого спеціаліста у всіх галузях народного господарства, а особливо для спеціаліста в області економічної інформатики і автоматизованих систем управління. Відповідно, однією з головних складових цифрової обчислювальної техніки є питання надійності двійкових схем пам'яті. В даний час, широко використовується стара елементна база з пам'яттю на тригерах, які створюють ненадійність пристроїв комп'ютерної техніки. Відповідно, актуальною проблемою є досліджувати працездатність нового покоління схем пам'яті. Такі схеми були запропоновані в кінці 90 років XX ст. професором Мараховським Л.Ф. Нова інформаційна технологія потребувала пояснення нових термінів і нових понять, які необхідно зрозуміти спеціалістам в області комп'ютерних систем. Теорія побудови, аналізу і синтезу схем автоматної пам'яті є новим, недослідженим в обчислювальній техніці науковим напрямом.

Аналіз останніх досліджень і публікацій. В даний час, коли ще використовується стара елементна база з пам'яттю на тригерах, яка створює ненадійність пристроїв комп'ютерної техніки, відповідно, є актуальною проблемою досліджувати працездатність нового покоління схем пам'яті, запропонованих Мараховським, які дозволяють підвищити надійність, швидкодію, гнучкість реконфігурованих пристроїв комп'ютерної техніки і дати можливість паралельно запам'ятовувати і обробляти ієрархічну інформацію ще на рівні елементній базі.

Мета статті. Новий напрям побудови елементарних багатфункціональних схем пам'яті, багаторівневих пристроїв пам'яті і пристроїв на їх основі є вагомим доповненням до існуючої класичної теорії розробки методів схемотехніки із застосуванням тригерних схем пам'яті.

Виклад основного матеріалу дослідження. Сучасні комп'ютерні та нейрокомп'ютерні системи, побудовані на сучасній базі, використовують послідовну інформацію у вигляді вхідних інформаційних сигналів $x(t)$ і використовують цю інформацію в автоматній дискретному часі. Насправді інформація ієрархічна і є третім елементом Всесвіту разом з матерією і рухом.

У 1948 р Клод Шеннон (США) запропонував концепцію, що ґрунтується на уявленні про інформацію як про певної субстанції, яка існує в реальному світі незалежно від людини. «... Інформацію можна розглядати як щось дуже схоже з фізичною величиною, такий як маса і енергія». У тому ж році в своїй фундаментальній праці «Кібернетика, або управління і зв'язок в тварині і машині» Норберт Вінер (1894-1964) визначив інформацію як «позначення змісту, отриманого з зовнішнього світу в процесі нашого пристосування до нього і пристосування до нього наших органів почуттів». На відміну від Шеннона він не вважав, що інформація, матерія і енергія – це категорії одного порядку – «Інформація є інформація, а не матерія і не енергія». Ближче всіх до розуміння інформації підійшов академік В.М. Глушков. У його визначенні інформація – це міра неоднорідності розподілу матерії та енергії в просторі і часі. Добре видно, що поняття про інформацію було в ті роки не зовсім однозначно.

На думку професора В.К. Промоненкова, інформація – це будь-які неоднорідності матерії і процесів (форма, структура, ритми, репліки). Неоднорідність – це кількісна та якісна розрізнення стану субстанції засобами деякого спостерігача, в тому числі і засобами розуму. Як він висловився в своїй роботі, інформація є ієрархічною («інформація про інформацію») і являє собою третій елемент Всесвіту. З цим важко не погодитися в зв'язку з тим, що Мараховський Л.Ф. створює напрямок в області цифрової обчислювальної техніки, в якому розглядаються питання запам'ятовування і обробки ієрархічної інформації, вже майже сорок років.

Професор Мараховський Л. Ф. використовував замість вхідного сигналу $x(t)$, що надходить на схему пам'яті (тригер) пристрої обчислювальної техніки, вхідний слово

$p(T) = x(t), e(A)$, що складається з двох послідовних сигналів $x(t)$ і $e(A)$, яке надходить на багаторівневу пам'ять за один машинний такт T . Цієї відмінності виявилось досить, щоб з'явилася можливість обробки загальної і приватної інформації одночасно за один машинний такт T , що в пристроях з пам'яттю на тригерах і мемристорах принципово здійснити неможливо.

Основні поняття БФСП. Розширимо клас монофункціональних тригерних схем пам'яті до рівня багатофункціональних за рахунок розробки нових принципів і методів структурної організації багатофункціональних. Принцип структурної організації багатофункціональних схем пам'яті (БФСП) полягає в тому, що використовуються n логічних елементів АБО-НІ (І-НІ), які розбиваються на m ($m < n$) груп. Виходи елементів однієї групи не пов'язані з входами своєї групи логічних елементів. Вони з'єднуються з входами елементів інших груп схеми пам'яті по одному з певних законів (наприклад, з входами всіх інших логічних елементів або входами тільки елементів двох, трьох і т.д. з m груп елементів). Один з вільних входів кожного i -го елемента з'єднується з входами установчої вхідної шини, а другий з вільних входів кожного i -го елемента з'єднується з входами зберігаючої вхідної шини схем пам'яті.

Принцип запам'ятовування станів в БФСП полягає в тому, що установчі $x_i(t)$ вхідні сигнали, які надходять на вузли установчої вхідної шини, однозначно встановлюють вихідні значення хоча б одного логічного елемента i -ої групи. Вихідні значення встановленого елемента через свої вихідні структурні зв'язки утримує в інверсному стані вихідні значення інших елементів схеми пам'яті, які, в свою чергу, через зворотні структурні зв'язки підтверджують встановлені вихідні значення логічних елементів при впливі на них одного з зберігають $e_j(A)$ наборів вхідних сигналів, що подаються по зберігаючій вхідній шині. Ці встановлені значення зберігаються.

БФСП назвемо однорівневим багатофункціональним елементарним автоматом (БЕА) з повною системою переходів і повної системою виходів при реалізації кожної r_e ($r_e > 1$) функцій δ_e збереження станів.

БЕА можна функціонально представляти як r_e однорівневих елементарних автоматів, кожен з яких запам'ятовує всі свої статки тільки при одному з різних відповідних зберігають $e_j(A)$ ($j = \overline{1, r_e}$) наборах вхідних сигналів.

Метод мікроструктурного синтезу елементарних БФСП. Розглянемо метод мікроструктурного синтезу, що дозволяє побудувати асинхронну БФСП класу L із логічних елементів функціонально повної системи.

Скористаємося комбінаційною схемою АБО-НІ, що реалізує таку функцію:

$$y = \overline{f(a)} \vee \overline{f(x)} \vee \overline{f(e)} \quad \text{--- (1)}$$

де $f(a)$ – функція від довільного вхідного сигналу, що потрібний для запам'ятовування стану БФСП;

$f(x)$ – функція від довільного установчого $x_i(t)$ вхідного сигналу;

$f(e)$ – функція від довільного зберігаючого $e_j(A)$ набору вхідного сигналу.

Комбінаційну схему назвемо базовим автоматом з одним станом або простіше базовим автоматом (БА). Найпростіші БА – це логічні елементи типу І-АБО-НІ, АБО-НІ або І-НІ.

Метод мікроструктурного синтезу асинхронних БФСП класу L складається з наступного алгоритму. Беремо n БА і розбиваємо їх на m ($m < n$) груп. БА у кожній i -й ($i = 1, 2, \dots, m$) групі не має зворотних зв'язків, тому що їх вихідні вузли не приєднуються до вхідних вузлів БА цієї i -ої групи. Виходи БА i -ої групи відповідно з'єднані безпосередньо або через схему розділення АБО (І) з входами $f(a)$ усіх БА інших груп. Один із вільних входів z_i кожного i -го БА з'єднується з входами установчої вхідної

шини ШХ, а другий із вільних входів u_i кожного i -го БА з'єднується з входами зберігаючої вхідної шини ШЕ схем пам'яті. По вхідних вузлах z_i можуть поступати установчі $x(t)$ вхідні сигнали, а по вхідних вузлах u_i можуть поступати зберігаючі $e(\Delta)$ вхідні сигнали. Стійкі вихідні сигнали на вихідних вузлах y_j БА відповідають станами j БФСР.

Установчі $x_i(t)$ вхідні сигнали БФСР однозначно установлюють визначений стан $a_i(t)$ схеми пам'яті. Функцію δ_x збудження в елементарному автоматі можна описати у векторному вигляді:

$$a_i(t) = \delta_x[x(t)]. \quad \text{— —} \quad (2)$$

Значення двійкового набору на вхідних вузлах z_j БФСР при дії установчого $x_i(t)$ вхідного сигналу характеризуються тим, що тільки на вхідних вузлах BA_j однієї i -ої групи вхідний сигнал може мати значення, яке дорівнює логічному нулю хоча б на одному BA_j , а на вхідних вузлах BA_j інших груп значення вхідних сигналів повинно бути рівним логічній одиниці. Зберігаючий $e_j(\Delta)$ вхідний сигнал БФСР може запам'ятати один із станів $a_i(\Delta)$ визначеного блоку π_j станів, який попередньо визначений установчим $x_i(t)$ вхідним сигналом. Функцію δ_e зберігання стану в елементарному автоматі можна описати у векторному вигляді:

$$a(T) = \delta_e[a(T), e(\Delta)], \quad a(t) = a(\Delta). \quad \text{— — — — —} \quad (3)$$

Значення двійкового набору на вхідних вузлах u_j БФСР при дії зберігаючого $e(\Delta)$ вхідного сигналу характеризується тим, що хоча б у двох групах БФСР на вхідних вузлах БА повинні бути вхідні сигнали, значення яких дорівнюватиме логічному нулю. Число K запам'ятовуваних станів при визначеному зберігаючому $e(\Delta)$ вхідному сигналі дорівнюватиме кількості груп БФСР, на входах яких значення вхідного сигналу на вузлі u_j дорівнюватиме логічному нулю. Отже, значення числа K може змінюватися у залежності від зберігаючих $e(\Delta)$ вхідних сигналів від 2 до m . Стан a_i БФСР отожднюється зі станом значень вихідних сигналів y_j BA_j тільки однієї групи, коли хоча б один із вихідних сигналів y_j цієї групи дорівнює логічній одиниці. Одиничне значення вихідного сигналу y_j у цієї групи БФСР назовемо активним, тому що цей вихідний сигнал y_j діє на BA_j інших груп, встановлюючи на них вихідні сигнали y_j , що дорівнюють логічному нулю.

Характеристичне число K_i запам'ятовуваних станів i -ої групи обчислюється за формулою:

$$K_i = 2^R - 1, \quad (4)$$

де R – число БА в i -й групі БФСР. Число K_i запам'ятовуваних станів i -ої групи БФСР становить собою блок μ_i станів. Перехід із стану a_k у стан a_s у блоці μ_i станів можливий при зміні зберігаючого $e(\Delta)$ вхідного сигналу. Такий перехід назовемо укрупненням.

Функцію δ_y укрупненого переходу можна представити у векторному вигляді:

$$a(\Delta) = \delta_y[a(t), e(\Delta)]; \quad a(t) \neq a(\Delta); \quad a(t), a(\Delta) \in \mu_i. \quad (5)$$

Отже, число запам'ятовуваних станів БФСР можна уявити у матричному вигляді, де рядки матриці визначають блоки π_j станів, що запам'ятовуються при відповідних зберігаючих $e_j(\Delta)$ вхідних сигналах, а стовпчики матриці – блоки μ_i станів, що установлюються відповідними установчими $x_i(t)$ вхідними сигналами. Перехід із стану a_i в стан a_k блоку π_j станів (у рядку матриці) виконується під впливом установчих $x_i(t)$

вхідних сигналів, а перехід в новий стан в блоці μ_i станів – під впливом зберігаючих $e(\Delta)$ вхідних сигналів. Тригерні схеми і БСП мають тільки один блок π станів. Ця характеристика вказує, що монофункціональні схеми пам'яті (тригери і БСП) – це винятковий випадок БФСП.

Аналіз побудованої багатфункціональних схем пам'яті. Методом математичного моделювання отримуємо множину установчих $x(t)$ і множину зберігаючих $e(\Delta)$ вхідних сигналів. Результати аналізу схеми пам'яті зображені у таблицях нижче.

Спочатку визначимо множину установчих $x(t)$ вхідних сигналів, які у відповідності з функцією δx однозначно установлюють вихідні сигнали БА. Характерною особливістю цих наборів вхідних сигналів є наявність одиничних значень вхідних сигналів на вхідних вузлах БА усіх груп, крім однієї i -ї групи. Число різних наборів вхідних сигналів в i -ій групі відповідає характеристичному числу K_i цієї i -ї групи. Крім того ще є один установчий вхідний сигнал, який має значення одиниці на усіх вхідних вузлах БФСП і який однозначно установлює вихідні сигнали всіх БА у нуль, але цей стан не запам'ятовується ні при одному зберігаючому вхідному сигналі. З урахуванням цих особливостей визначимо установчі набори вхідних сигналів у таблицю.

Підставляючи набори вхідних сигналів $x(t)$ в систему ФП, знаходимо рішення системи відносно вихідних вузлів y_i . Значення усіх вхідних вузлів u_i у час такту t приймаємо рівними логічному нулю.

Таблиця 1. Установчі набори вхідних сигналів БФСП

Вхідний сигнал z_i	Набір вхідних сигналів $x(t)$						
	x_1	x_2	x_3	x_4	x_5	x_6	x_7
z_1	1	1	1	1	1	0	0
z_2	1	1	1	1	0	1	0
z_3	1	1	0	0	1	1	1
z_4	1	0	1	0	1	1	1

При вхідному сигналі x_1 система рівнянь має такий вигляд:

$$\begin{cases} 1 \left\{ \begin{array}{l} \overline{y_3 \vee y_4 \vee 1 \vee 0}; \\ y_3 \vee y_4 \vee 1 \vee 0; \end{array} \right. \\ 2 \left\{ \begin{array}{l} \overline{y_1 \vee y_2 \vee 1 \vee 0}; \\ y_1 \vee y_2 \vee 1 \vee 0; \end{array} \right. \end{cases} \text{-----} (6)$$

При визначенні значень y_i скористаємося законами багатозначної логіки, що були розглянуті при математичному моделюванні. Значення $y_1 = 0$, тому що значення диз'юнкції ($y_3 \vee y_4 \vee 1 \vee 0$) визначається по максимальному значенню одиничного сигналу, інверсія якого дорівнює логічному нулю. З урахуванням цього всі значення y_i у яких хоча б один аргумент дорівнює одиниці, будуть мати значення логічного нуля. Таким чином, розв'язок системи ФП буде однозначним $A0$ ($y_1=y_2=y_3=y_4=0$). При вхідному сигналі x_2 система рівнянь має такий вигляд:

$$1 \left\{ \begin{array}{l} \overline{y_1 = y_3 \vee y_4 \vee 1 \vee 0}; \\ y_2 = y_3 \vee y_4 \vee 1 \vee 0; \end{array} \right. \text{-----} 2 \left\{ \begin{array}{l} \overline{y_3 = y_1 \vee y_2 \vee 1 \vee 0}; \\ y_4 = y_1 \vee y_2 \vee 1 \vee 0; \end{array} \right. \text{-----} (7)$$

Розв'язавши цю систему рівнянь, отримуємо однозначний розв'язок A_i ($y_1=y_2=y_3=0, a y_4=1$). Розв'язавши систему рівнянь при наборах x_i вхідних сигналів, отримуємо однозначні рішення станів A_j .

Таблиця 2. Вихідні сигнали стійких станів БФСР класу L

Набір x_i вхідних сигналів	Вихідний сигнал БФСР класу L				Стан A_j
	y_1	y_2	y_3	y_4	
x_1	0	0	0	0	A_0
x_2	0	0	0	1	A_1
x_3	0	0	1	0	A_2
x_4	0	0	1	1	A_3
x_5	0	1	0	0	A_4
x_6	1	0	0	0	A_5
x_7	1	1	0	0	A_6

Зберігаючи $e_j(\Delta)$ вхідні сигнали характеризуються тим, що на вхідних вузлах u_i хоча б двох груп повинно поступати хоча б по одному (або декілька) вхідних сигналів, які дорівнюють логічному нулю в кожній групі, а на всі u_i вхідні вузли інших BA_j можуть поступати вхідні сигнали, що дорівнюють логічній одиниці. При цьому повинна дотримуватися умова, яка свідчить про те, що під час внутрішнього такту Δ вхідні сигнали $z_i(\Delta)$ повинні дорівнювати логічному нулю. Визначимо множину вхідних сигналів $e_j(\Delta)$ з урахуванням їх особливостей у табл. 3.

При наборі вхідних сигналів eI система ФП має такий вигляд:

$$1 \left\{ \begin{array}{l} y_1 = \overline{y_3 \vee y_4 \vee 1 \vee 0}; \\ y_2 = y_3 \vee y_4 \vee 1 \vee 0; \end{array} \right. - - - - - 2 \left\{ \begin{array}{l} y_3 = \overline{y_1 \vee y_2 \vee 1 \vee 0}; \\ y_4 = y_1 \vee y_2 \vee 1 \vee 0; \end{array} \right. - - - - - (8)$$

Таблиця 3. Зберігаючі набори вхідних сигналів БФСР класу L

Вхідний сигнал u_i	Набір зберігаючих $e_j(\Delta)$ – вхідних сигналів								
	e_1	e_2	e_3	e_4	e_5	e_6	e_7	e_8	e_9
u_1	1	1	1	0	0	0	0	0	0
u_2	0	0	0	1	1	1	0	0	0
u_3	1	0	0	1	0	0	1	0	0
u_4	0	1	0	0	1	0	0	1	0

Вихідні сигнали y_1 і y_3 будуть однозначні і рівні логічному нулю. Система ФП перетвориться на вигляд:

$$y_2 = \overline{y_4}; - - - - - \\ - - - - - y_4 = \overline{y_2}. - - - - - (9)$$

Щоб розв'язати цю систему рівнянь, потрібно до визначити змінні по черзі, присвоюючи їм значення одиниці. Слід призначити $y_4=1$ і при цьому розв'язком системи ФП повинно бути значення $y_2=0$, а призначити $y_2=1$ значення $y_4=0$. Таким чином, система рівнянь має дві розв'язки для наборів вхідних сигналів: A_1 і A_4 . Розв'язуючи систему рівнянь відносно зберігаючих $e_j(\Delta)$ вхідних сигналів, які представлені у таблиці вище, визначимо конкретні значення вихідних сигналів y_i , набори яких ототожнюються з відповідними станами A_j БФСР. Представимо розв'язок системи у табл. 4.

Із цієї таблиці наочно видно, що отриманий набір A_0 вихідних сигналів під впливом установчого x_1 вхідного сигналу не зберігається при жодному наборі $e_j(\Delta)$ вхідних сигналів. Установчий $x_1(t)$ вхідний сигнал при переході до будь-якого набору $e_j(\Delta)$ вхідних сигналів приводить до імовірного переходу у стан, який зберігається у множині зберігаючого $e_j(\Delta)$ вхідного сигналу. Так, наприклад, під впливом вхідного слова

ІНФОРМАЦІЙНІ, ТЕЛЕКОМУНІКАЦІЙНІ ТА РЕСУРСОЗБЕРІГАЮЧІ ТЕХНОЛОГІЇ

$p(T) = x_1(t), e_9(\Delta)$ БФСР переходить у стан A_3 або A_6 , але у який невідомо. Отже, установчий $x_1(t)$ вхідний сигнал БФСР, який працює у детермінованому режимі є забороненим.

Таблиця 4. Стани БФСР, що зберігаються

Набір $e_f(\Delta)$ вхідних сигналів	Стани БФСР, що зберігаються під впливом наборів $e_f(\Delta)$ вхідних сигналів
e_1	$A_1 A_4$
e_2	$A_2 A_4$
e_3	$A_3 A_4$
e_4	$A_1 A_5$
e_5	$A_2 A_5$
e_6	$A_3 A_5$
e_7	$A_1 A_6$
e_8	$A_2 A_6$
e_9	$A_3 A_6$

Висновки та пропозиції. Існуюча елементна база, в якості пам'яті якої застосовуються двійкові тригери, має фундаментальні обмеження, які розглянуті в роботі. Запропоновано аналіз схем пам'яті нової інформаційної технології.

В першій частині роботи розглянуто аналіз багатофункціональної схеми пам'яті (БФСР) у порівнянні з багатостабільними схемами пам'яті.

БФСР має матричну структуру запам'ятовування станів. Крім того, вона працює в автоматному безперервному часі, має відкриту структуру, зменшує апаратні витрати на один запам'ятовуючий стан (на 33%, табл.); збільшує функціональні можливості (за рахунок реконфігуруємих підмножин в матричній структурі запам'ятовуючих станів), здійснюючи перебудову структури запам'ятовування станів, одночасно запам'ятовують (за рахунок вхідного слова $p(T)=x(t), e(\Delta)$) та обробляють загальну інформацію, представлену у вигляді наборів зберігаючих $e(\Delta)$ вхідних сигналів, і окрему інформацію, представлену у вигляді наборів установчих $x(t)$ вхідних сигналів, за один машинний такт T автоматного безперервного часу.

Крім цього, БФСР володіють підвищеною надійністю (мінімум на 50%) і живучістю, що дуже важливо для використання їх при побудові комп'ютерних систем для таких важливих об'єктів, як: атомні станції, повітряний і залізничний транспорт, космонавтика, що немало важливо для безпеки будь-якої країни.

ЛІТЕРАТУРА

1. Букреев И.Н., Мансуров В.М., Горячев В.И. Микроэлектронные схемы цифровых устройств. – М.: Сов. радио, 1975. – 368 с.
2. Глушков В.М. Синтез цифровых автоматов. – М.: Физматгиз, 1962. – 476 с.
3. Мараховский Л.Ф. Многофункциональные схемы памяти. – Киев: УСМ – № 6.-1996.– С. 59-69.
4. Мараховский Л.Ф. Основы теории проектирования дискретных устройств. Логическое проектирование дискретных устройств на схемах автоматной памяти: монография. – Киев: КГСУ, 1996.–128 с.
5. Мараховский Л.Ф., Михно Н.Л., Погребняк В.Д. Схема пам'яті. – Патент. Зареєстровано в Державному реєстрі патентів України на корисні моделі № 34166 від 25 липня 2008 р. – (51) МПК (2006) H03K 29/00 – Бюл. 14. –12 с.
6. Мараховський Л.Ф., Воеводін С.В., Михно Н.Л., Шапаров О.Д. Комп'ютерна схемотехніка: практикум для бакалаврів спец. «Інтелектуальні системи прийняття рішень». – Київ: КНЕУ, 2009. –245 с.
7. Мараховский Л. Ф., Михно Н.Л. Основы новой информационной технологии. Фундаментальные основы проектирования реконфигурируемых устройств компьютерных систем и искусственного нейрона: монография. – Germany: Saarbrcken, LAP LAMBERT, 2013. – 369 с.

8. Справочник по цифровой вычислительной технике: (процессоры и память) / Б.Н.Малиновский, Е.И.Брюхович, Е.Л.Денисенко и др. / Под ред. Б.Н.Малиновского. – К.: «Техніка», 1979. – 366 с.
9. *Стахов А.П.* О возможной причине участвовавших аварий при выводе российских спутников // «Академия Тринитаризма», М., Эл № 77-6567, публ.17146, 26.12.2011.

***L. F. Marakhovskij, Doctor of Science (Technical Sciences), Professor
(Professor Automation and Computer-Integrated Technology of Transport Chair, State
University for Transport Economy and Technologies)***

S. V. Olyanovsky

(Master, State University for Transport Economy and Technologies)

B. O. Kosmynin

(Master, State University for Transport Economy and Technologies)

STRUCTURAL ORGANIZATION OF MODERN MEMORY SCHEMES

The first time the new multi-memory scheme that removed restrictions on the known components triggers. These schemes have lower costs of equipment for one memory status and have an open structure and the ability to change a subset of states that are unable to perform trigger existing components and have a matrix structure storing conditions. In addition, it operates in continuous time automaton has an open structure, reduce hardware costs to a storage condition at 33%; increased functionality (due rekonfiguriruemaya subsets in a matrix structure storage conditions), making restructuring of storing conditions. In addition, BFSP have high reliability (minimum 50%) and vitality that is important for use in the construction compa p'yuternyh of such important facilities as nuclear plants, air and rail transportation, aerospace, which much important for the security of any country.

Keywords: Multi-circuit memory trigger.

REFERENCES

1. Bukreev I.N., Mansurov V.M., Goryachev V.I. Microelectronic circuits of digital devices, Moscow, Sov. Radio Pub., 1975, 368 p.
2. Glushkov V.M. Synthesis of digital automata. – Moscow: Fizmatgiz, 1962, 476 p.
3. Marakhovsky L.F. Multifunctional memory circuits, Kiev: USIM, No. 6, 1996, P. 59-69
4. Marakhovsky L.F. Fundamentals of the theory of designing discrete devices. Logical design of discrete devices on automatic memory circuits: monograph, Kiev: KGU, 1996, 128 p
5. Marakhovsky L.F., Mikhno N.L., Pogrebnyak V.D. Scheme of memory. – The patent. Registered in the Derzhavnoe reestri of patent in Ukraine on the transport model No. 34166 dated 25 June 2008, (51) IPC (2006) H03K 29/00, Vol. 14, 12 p.
6. Marakhovsky L.F., Voevodin SV, Mikhno NL, Sharapov O.D. Computer circuit: a workshop for bachelor's specialties. «Intelligent decision support systems», Kiev, 2009, 245 c.
7. Marakhovsky LF, Mikhno N.L. Fundamentals of the new information technology. Fundamentals of designing reconfigurable devices for computer systems and artificial neurons: monograph, Germany: Saarbrücken, LAP LAMBERT, 2013, 369 p.
8. Handbook of digital computers: (processors and memory) / BN Malinovsky, EI Bryukhovich, EL Denisenko and others / Ed. BN Malinovsky, Kiev, Pub. «Technique», 1979, 366 p.
9. Stakhov A.P. On the possible cause of increased accidents in the withdrawal of Russian satellites // «Academy of Trinitarianism», М., Эл No. 77-6567, publ.17146, 26.12.2011